又看了一遍论文，大概看明白了，整个发布的其实是一个基于混合键合技术3D堆叠的设计指导思路，同步的发出了一大堆Open Challenges

大概意思是在有了很牛逼的从Top Metal上去的HB技术之后，前端后端设计优化就可以从单层晶体管层面变成双层晶体管层面了，这些优化的共同特征是时延优化，可以从std cell level到电路level一起搞.

中间那些什么密度什么能效什么的数据意思就是别家的密度计算公式是单层的，堆叠是另外的说法，我们是两层加一起算一层面积的算法，跟你们不一样.

至于Logic叠Logic有什么好处坏处，我要从工程实践来讲又成了不看好论文愿景，我要从论文本身来讲，那论文自己也没讲怎么解决问题，这玩意没法评价，创新性部分交给用豆包的媒体解读好了