和做半导体产业链投资的同学聊了一下华为刚刚发布的韬(τ)技术，英语名称更好理解：logic folding。

原理就和图1 一样，将两块逻辑裸片封装到一起。与现有的先封装成带外壳的芯片再堆叠不同，这两块裸片是键合并进行片上互联的。只需要一套封装且互联不需要外部的触点，时延和成本都非常可控，因此可以用于消费级。

logic folding 达成的 238MTr/mm²晶体管密度，可以理解为 119 * 2，刚好对应中芯国际的 N+3 节点工艺，等效台积电 6nm 水平。网页链接 根据 TechInsights 在电镜下的分析，麒麟 9030 Pro 的晶体管密度为 113.4MTr/mm²，推测麒麟 2026 采用同款工艺制程但堆叠了两块裸片，因此实现密度翻倍。

这种技术在国内的大规模量产由华为落地，是非常了不起的成就。这意味着即使工艺被限制拿不到 EUV 光刻机，我国依然能靠堆叠硅片实现晶体管密度的大幅提升。目前已知的短板是积热问题，但产业链已经有成熟的解决方案：Heat Path Block，即在芯片上封装导热金属块，将热量直接导至 VC 均热板降低热阻。