华为发表半导体韬定律，核心转变：从“尺寸”到“时间”

2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波正式发表“韬（τ）定律”，这是中国在全球半导体领域首次提出指导产业发展的新原则；
基于“韬定律”，华为已成功设计并量产381款芯片，并将在秋季发布采用逻辑折叠技术的全新麒麟手机芯片。传统半导体产业的演进路径，是沿着摩尔定律的方向，不断将晶体管的几何尺寸缩小。然而，当制程逼近2纳米乃至1纳米的物理极限时，这种依靠“几何缩微”获取性能红利的模式已难以为继。

何庭波代表华为提出的“韬（τ）定律”，核心正是以“时间缩微”替代“几何缩微”，将提升芯片性能的焦点，从单纯缩小晶体管尺寸，转向系统性降低信号传播的时间常数τ。这里的τ代表信号在芯片内从一个地方传播到另一个地方所需的时间——信号跑得越快、路径越短、延迟越低，单位时间内能处理的数据就越多，芯片的等效性能自然也就越高。

这个思路的类比是：不扩建道路（缩小晶体管），而是优化红绿灯、设置潮汐车道、加修高架和地下通道，把交通流理顺，车速自然就提上来了。

关键技术：逻辑折叠与四层级协同

实现这一转变的核心技术，是华为提出的 “逻辑折叠（LogicFolding）” 。传统芯片的电路布局是二维平面的，信号在平面上长距离走线耗费了大量时间。而逻辑折叠的核心思路，是把电路布局从“一层楼”扩展成“多层楼”，将关键路径“折”起来纵向叠放，从而大幅缩短信号传播的物理距离。

形象地说，传统芯片是盖平房，逻辑折叠是盖楼房——在不改变地基面积的前提下，通过立体的方式塞进更多功能。即将于2026年秋季面世的麒麟2026芯片，便是逻辑折叠技术的首次落地，由单层逻辑结构扩展至双层，实现了仅靠先进制程工艺难以取得的性能突破。

在逻辑折叠之外，华为进一步构建了贯通器件、电路、芯片、系统四个层级的协同优化体系：

层级 核心优化方向 关键手段
器件层 从物理底层降低时间常数τ 优化晶体管和互连电阻及寄生电容
电路层 突破平面布局的物理边界 逻辑折叠技术，缩短关键路径走线
芯片层 提高系统级并行度和效率 软件-架构-芯片全栈软硬芯协同设计
系统层 大幅降低系统通信时延 灵衢总线，重构计算系统互联协议

实践验证：381款芯片与麒麟2026

一项新定律的说服力，最终要靠实践来检验。据何庭波介绍，华为在过去六年中已经将这一技术思路落地——基于“韬定律”，华为已成功设计并量产了381款芯片，广泛覆盖了智能手机、AI计算等千行百业的需求。

即将于秋季发布的全新麒麟手机芯片（暂称“麒麟2026”），是业界首款完整采用逻辑折叠技术的旗舰芯片。官方数据显示，相比传统2D设计芯片，麒麟2026的晶体管密度提升53.5%，达到238 MTr/mm²；P核能效提升41%；峰值频率提升12.7%至3.1GHz。

面向更长远的未来，华为预计到2031年，基于“韬定律”的高端芯片晶体管密度将达到1.4纳米制程的同等水平，2031年后主频有望达到5.0GHz以上。何庭波更明确表示：未来十年会持续走向全面折叠，甚至走向更多层的折叠，持续优化从器件到系统的全栈性能。

战略意义与展望

“韬定律”的提出有三重重大意义：

其一，范式转型意义——这是中国在全球半导体领域首次提出指导产业发展的新原则，标志着中国半导体产业从技术跟随走向路径引领。

其二，现实突破意义——自2019年被列入实体清单后，华为失去了海外先进制程的代工能力。“韬定律”的本质是不依赖最先进制程也能持续提升性能，为华为在受限条件下保持芯片竞争力提供了一条走得通的替代路径。

其三，产业示范意义——面对摩尔定律逐渐放缓这一全行业的共同挑战，“韬定律”展示了一种新的可能性：芯片性能的提升，将不再只依赖更先进的制程，还可以通过降低系统中的时间成本来实现。

何庭波在演讲最后表示：“未来一定属于开放合作。在‘韬定律’的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。”这一表态表明，华为的野心不在于用中国标准替代世界标准，而是希望以“韬定律”为底座，牵引全球半导体产业共同探索后摩尔时代的新路径。